GB/T 44775-2024 集成电路三维封装 芯片叠层工艺过程和评价要求
标准GB/T 44775-2024标准状态
- 发布于:2024-10-26
- 实施于:2025-05-01
- 废止
内容简介
国家标准《集成电路三维封装 芯片叠层工艺过程和评价要求》由TC599(全国集成电路标准化技术委员会)归口,主管部门为工业和信息化部(电子)。
本文件规定了集成电路三维封装中使用引线键合工艺及倒装工艺进行的芯片叠层工艺过程和评价要求。本文件适用于集成电路三维封装中使用引线键合及倒装工艺进行叠层的电路。
起草单位
中国电子科技集团公司第五十八研究所、神州龙芯智能科技有限公司、
起草人
袁世伟、 高娜燕、 黄海林、 肖隆腾、 肖汉武、帅喆、何慧颖、
相近标准
GB/T 44791-2024 集成电路三维封装 带凸点圆片减薄工艺过程和评价要求
GB/T 44796-2024 集成电路三维封装 带凸点圆片划片工艺过程和评价要求
GB/T 43536.2-2023 三维集成电路 第2部分:微间距叠层芯片的校准要求
GB/Z 43510-2023 集成电路TSV三维封装可靠性试验方法指南
20233861-T-339 半导体集成电路封装术语
20230648-T-339 半导体器件的机械标准化 第6-17部分:表面安装半导体器件封装外形图绘制的一般规则 叠层封装设计指南-密节距焊球阵列封装(FBGA)和密节距焊盘阵列封装(FLGA)
20231018-T-469 集成电路封装用球形氧化铝微粉
20192066-T-339 集成电路晶圆可靠性评价要求
20232460-T-469 集成电路用双马来酰亚胺/三嗪(BT)封装基材
20231021-T-469 集成电路封装用低放射性球形氧化硅微粉
* 特别声明:资源收集自网络或用户上传,版权归原作者所有,如侵犯您的权益,请联系我们处理。
- 标准质量:
- ① 欢迎分享本站未收录或质量优于本站的标准,期待。
② 标准出现数据错误、过期或其它问题请点击下方「在线纠错」通知我们,感谢!
③ 本站资源均来源于互联网,仅供网友学习交流,若侵犯了您的权益,请联系我们予以删除。
下载说明
「相关推荐」
- 1 GB/T 45235-2025 电子电气产品中双酚A的测定 高效液相色谱法
- 2 GB/T 45239-2025 夜间蓝光辐射危害的评价方法
- 3 GB/T 44797-2025 微波混合集成电路 合成频率源
- 4 GB/T 44924-2024 半导体集成电路 射频发射器/接收器测试方法
- 5 GB/T 44928-2024 微电子学微光刻技术术语
- 6 GB/T 44791-2024 集成电路三维封装 带凸点圆片减薄工艺过程和评价
- 7 GB/T 44766-2024 微波电路 限幅器测试方法
- 8 GB/T 44777-2024 知识产权(IP)核保护指南
- 9 GB/T 44798-2024 复杂集成电路设计保证指南
- 10 GB/T 44795-2024 系统级封装(SiP)一体化基板通用要求
- 11 GB/T 44801-2024 系统级封装(SiP)术语
- 12 GB/T 44796-2024 集成电路三维封装 带凸点圆片划片工艺过程和评价